PIClist RUS
микроконтроллеры PIC и интерфейсы
техническая документация
статьи и разработки на русском языке

24LC512 - КМОП последовательная EEPROM 512 Кбит с интерфейсом I2C

« назад на главную страницу

Оригинал: "512K I2C™ CMOS Serial EEPROM" - 24AA512/24LC512/24FC512 datasheet

Скачать "24LC512 - КМОП последовательная EEPROM 512 Кбит с интерфейсом I2C" в формате PDF

Перевод с английского © PIClist-RUS (piclist.ru)



Таблица классификации устройств

Маркировка микросхемДиапазон VccМаксимальная тактовая частотаДиапазон температур
24AA5121.8 - 5.5 В400 кГц*Промышленный
24LC5122.5 - 5.5 В400 кГцПромышленный, автомобильный
24FC5122.5 - 5.5 В1 МГцПромышленный

* 100 кГц для Vcc < 2.5 В

Характеристики

- малопотребляющая КМОП технология:
     - максимальный ток записи 5 мА при 5.5 В;
     - максимальный ток чтения 400 мкА при 5.5 В;
     - ток в режиме хранения обычно 100 нА при 5.5 В;
- двухпроводной последовательный интерфейс, совместимый с I2C;
- возможность каскадного подключения до восьми устройств;
- самосинхронизирующийся цикл стирания/записи;
- доступен режим записи 128-байтовых страниц;
- максимальное время цикла записи 5 мс;
- аппаратная защита от записи для всей матрицы;
- входя на триггерах Шмита для подавления шума;
- 1 000 000 циклов стирания/записи;
- защита от электростатического разряда более 4 000 В;
- хранение данных в памяти более 200 лет;
- 8-выводный корпуса PDIP, SOIC (208-милидюймовый), DFN;
- 14-выводный корпус TSSOP;
- стандартное исполнение и исполнение без содержания свинца;
- температурные диапазоны:
     - промышленный (I): от -40 °С до +85 °С;
     - автомобильный (E): от -40 °С до +125 °С.

Описание

24AA512/24LC512/24FC512 (24XX512*) от Microchip - это 64К x 8 (512 Кбит) последовательное электрически стираемое ППЗУ (EEPROM), способное к работе в широком диапазоне напряжений (от 1.8 В до 5.5 В). Оно был разработано для современных приложений с низким потреблением, таких как персональные средства связи или сбор данных. Также это устройство обладает возможностью страничной записи до 128 байтов данных. Кроме того, устройство способно к случайному и последовательному чтению вплоть до 512-килобитной границы. Функциональные адресные линии позволяют подключать к одной шине до восьми устройств, таким образом увеличивая адресное пространство до 4 Мбит. Устройство доступно в стандартных пластиковых 8-выводных корпусах DIP, SOIC, DFN, а также в 14-выводном корпусе TSSOP.

* 24XX512 используется в данном документе как обобщённая маркировка микросхем для устройств 24AA512/24LC512/24FC512.

Блок-схема



Типы корпусов



1.0 Электрические характеристики

Абсолютные максимальные значения*

Vcc6.5 В
Все входы и выходы относительно Vssот -0.6 В до Vcc + 1.0 В
Температура храненияот 65 °C до +150 °C
Окружающая температура при наличии питания (рабочая температура)от -40 °C до +125 °C
Защита от электростатического разряда (ESD) >= 4 кВ

*Примечание: нагрузки, превышающие указанные в разделе "Абсолютные максимальные значения" могут привести к неисправимым повреждениям устройства. Это всего лишь критические условия, и функциональная работа в этих условиях или в любых других, превышающих эти, не подразумевается. Эксплуатация устройства в максимальных условиях в течение длительного периода времени может повлиять на его надёжность.

Таблица 1-1. Статические электрические характеристики

Примечание: Этот параметр выбирается периодически и не проверяется на сто процентов.

Таблица 1-2. Динамические электрические характеристики

Примечания:

1. Не проверено на 100%. CB = полная нагрузка одной линии шины, в пФ.

2. Как передатчик, устройство должно обеспечить внутреннее время минимальной задержки, чтобы преодолеть неопределённую область (минимум 300 нс) падающего фронта линии SCL, чтобы избежать непреднамеренную генерацию условий START или STOP.

3. Характеристики TSP и VHYS объединены благодаря новым входам на триггерах Шмита, которые обеспечивают лучшее подавление шумовых импульсов. Это устраняет потребность в характеристики TI для стандартной работы.

4. Этот параметр не проверен, но обеспечен характеристикой. Для оценки износоустойчивости в специфических приложениях, пожалуйста, проконсультируйтесь с моделью полной износоустойчивости, которую можно получить на сайте Microchip: www.microchip.com.

Рис. 1-1. Временные характеристики шины

2.0 Описание выводов

Описание выводов представлено в Таблице 2-1.

Таблица 2-1. Назначение выводов

НазваниеТип корпусаНазначение
PDIPSOIC14-выводный TSSOPDFN
A01111Настраиваемый пользователем выбор микросхемы
A12222Настраиваемый пользователем выбор микросхемы
(NC)--3, 4, 5-Не используется
A23363Настраиваемый пользователем выбор микросхемы
Vss4474Заземление
SDA5585Последовательные данные
SCL6696Последовательные синхроимпульсы
(NC)--10, 11, 12-Не используется
WP77137Вход защиты от записи
Vcc88148Подключение питающего напряжения:от +1.8 В до 5.5 В (24AA512)от +2.5 В до 5.5 В (24LC512)от +2.5 В до 5.5 В (24FC512)

2.1 Входы адреса микросхемы A0, A1 и A2

Входы A0, A1 и A2 используются для работы с несколькими устройствами. Логические уровни на этих входах сравниваются с соответствующими битами адреса ведомого устройства. Микросхема выбрана, если сравнение дало положительный результат.

К одной шине можно подключать до восьми устройств, используя различные комбинации битов выбора микросхемы. Если эти выводы остаются неподключенными, входы внутренне будут притянуты к Vss. Если они подключены к Vcc или на них подаётся высокий уровень, внутренняя схема притягивания к нулю отключается.

В большинстве приложений входы адреса микросхемы A0, A1 и A2 аппаратно подключены к логическому 0 или логической 1. Для приложений, в которых эти выводы управляются микроконтроллером или другим программируемым логическим устройством, на выводы адреса микросхемы нужно подать логические 0 или 1 перед тем как приступить к нормальной работе устройства.

2.2 Последовательные данные (SDA)

Этот двунаправленный вывод используется для передачи адресов и данных в устройство и из него. Это вывод с открытым стоком, поэтому для линии SDA требуется подтягивающий к Vcc резистор (обычно 100 кОм для 100 кГц, 2 кОм для 400 кГц и 1 МГц).

Для нормальной передачи данных состояние линии SDA разрешается менять только во время низкого уровня на SCL. Изменения на SDA во время высокого уровня на SCL зарезервированы для обозначения условий START и STOP.

2.3 Последовательные синхроимпульсы (SCL)

Этот вход используется для синхронизации передачи данных из устройства и в устройство.

2.4 Защита от записи (WP)

Этот вывод можно подключить либо к Vss, либо к Vcc. Если его оставить неподключенным, внутренняя схема притягивания к нулю на этом выводе будет держать устройство в незащищённом состоянии. Но для большинства приложений не рекомендуется оставлять этот вывод неподключенным. Если он подключен к Vss, - разрешена нормальная работа с памятью (чтение/запись всей память (адреса 0000 - FFFF)). Если подключен к Vcc, - операции записи запрещены. На операции чтения это не влияет.


3.0 Функциональное описание

24XX512 поддерживает двунаправленную двухпроводную шину и протокол передачи данных. Устройство, передающее данные по шине - передатчик, а получающее данные - приёмник. Поскольку 24XX512 работает как ведомый, шина должна управляться ведущим (мастером), который генерирует последовательные синхроимпульсы, управляет доступом к шине и генерирует условия START и STOP. И ведущий, и ведомый могут работать и как передатчик, и как приёмник, но режим работы задаётся только ведущим.


4.0 Характеристики шины

Определён следующий протокол шины:

- передача данных может быть инициирована только когда шина не занята.

- во время передачи данных линия данных должна оставаться в устойчивом состоянии пока на линии синхронизации высокий уровень. Изменения на линии данных во время высокого уровня на линии синхронизации будут интерпретироваться как условие START или STOP.

Согласно этому, определены описанные ниже состояния шины (Рис. 4-1).

4.1 Шина не занята (А)

И на линии данных, и на линии синхронизации остаётся высокий уровень.

4.2 Начало передачи данных (В)

Переход линии SDA с высокого уровня на низкий, в то время как на линии синхронизации (SCL) высокий уровень, определяется как условие START. Все команды должны быть упреждены условием START.

4.3 Завершение передачи данных (С)

Переход линии SDA с низкого уровня на высокий во время высокого уровня на линии синхронизации (SCL) определяется как условие STOP. Все операции должны быть закончены с условием STOP.

4.4 Достоверные данные (D)

Состояние линии данных представляет достоверные данные тогда, когда после условия START линия данных остаётся в устойчивом состоянии на время длительности периода высокого уровня синхроимпульса.

Данные на линии должны меняться во время периода низкого уровня синхроимпульса. На один синхроимпульс приходится один бит данных.

Каждая передача данных инициируется условием START и прерывается условием STOP. Количество байтов данных, переданных между условиями START и STOP, определяется ведущим устройством.

4.5 Подтверждение

Каждое принимающее устройство, когда является адресуемым, обязано генерировать сигнал подтверждения после приёма каждого байта. Ведущее устройство должно генерировать дополнительный синхроимпульс, который связан с эти битом подтверждения. Синхронизацию подтверждения см. на Рис. 4-2.

Примечание: 24XX512 не генерирует биты подтверждения в процессе внутреннего цикла записи (программирования).

Подтверждающее устройство должно во время синхроимпульса подтверждения притянуть линию SDA к нулю таким образом, чтобы линия SDA оставалась в устойчивом состоянии в течение периода высокого уровня этого синхроимпульса. Конечно, во внимание также нужно принять настройки и времена удержания. Во время чтения ведущее устройство должно сигнализировать ведомому об окончании данных, не генерируя бит подтверждения для последнего байта, принимаемого от ведомого. В этом случае ведомый оставит на линии данных высокий уровень, чтобы позволить ведущему сгенерировать условие STOP.

Рис. 4-1. Последовательность передачи данных по шине

Рис. 4-2. Синхронизация подтверждения


5.0 Адресация устройства

Управляющий байт - это первый байт, полученный от ведущего устройство следом за условием START (Рис. 5-1).

Управляющий байт состоит из 4-битного управляющего кода, который для 24XX512 имеет значение "1010" (в двоичном представлении) для операций чтения и записи. Следующие три бита в управляющем байте - это биты выбора микросхемы (A2, A1 и A0). Они позволяют подключать к одной шине до восьми устройств 24XX512 и используются для выбора устройства, к которому необходимо осуществить доступ. Чтобы устройство отреагировало, биты выбора микросхемы соответствовать логическим уровням на выводах А2, А1 и А0 соответственно. В действительности эти биты - три старших бита в слове адреса.

Последний бит управляющего байта определяет, какая операция должна быть выполнена. Когда он установлен в 1, выбрана операция чтения, а когда установлен в 0, - операция записи. Следующие два принимаемых байта определяют адрес первого байта данных (Рис. 5-2). Поскольку используются все 16 битов адреса А15...А0, то "незначащих" старших битов адреса нет. Сначала передаются старшие биты адреса (А15...А8), а следом за ними младшие биты (А7...А0).

После условия START 24XX512 наблюдает за линией SDA, проверяя передаваемый идентификатор типа устройства. При приёме кода "1010" и подходящих битов выбора устройства, ведомое устройство выдаёт на линию SDA сигнал подтверждения. В зависимости от состояния бита , 24XX512 выберет операцию чтения или записи.

Рис. 5-1. Структура управляющего байта

5.1 Непрерывная адресация нескольких устройств

Биты выбора микросхемы А2, А1 и А0 можно использовать, чтобы расширить непрерывное адресное пространство до 4 Мбит добавлением до восьми 24XX512 на одну шину. В этом случае, программа может использовать бит А0 байта управления как бит адреса А16, А1 - как бит адреса А17, А2 - как бит адреса А18. Но последовательно считывать через границы устройства нельзя.

Рис. 5-2. Распределение битов адресной последовательности


6.0 Операция записи

6.1 Запись байта

Следом за выдачей условия START ведущий передатчик выдаёт на шину управляющий код (четыре бита), биты выбора микросхемы (три бита) и бит чтения/записи (который для операции записи имеет низкий логический уровень). Это указывает адресуемому ведомому приёмнику, что старший байт адреса последует после того как он сгенерирует бит подтверждения в течение девятого синхроимпульса. Поэтому следующий передаваемый ведущим байт - это старший по порядку байт слова адреса, и он будет записан в адресный указатель 24XX512. Следующий байт - это младший байт адреса. После принятия очередного сигнала подтверждения от 24XX512, ведущее устройство передаст слово данных, которое должно быть записано в адресуемую ячейку памяти. 24XX512 снова подтверждает, и ведущий генерирует условие STOP. Это инициирует внутренний цикл записи, во время которого 24XX512 не генерирует сигналы подтверждения (Рис. 6-1). Если попытаться выполнить запись в матрицу, когда на выводе WP удерживается высокий уровень, устройство подтвердит команду, но цикла записи не произойдёт, никакие данные записаны не будут, и устройство будет в состоянии сразу же принять следующую команду. После команды записи байта внутренний счётчик адреса будет указывать на адресную ячейку, следующую за той, в которую только что была осуществлена запись.

Рис. 6-1. Запись байта

6.2 Страничная запись

Байт управления записью, слово адреса и первый байт данных передаются в 24XX512 таким же образом, как и при записи байта. Но вместо генерации условия STOP ведущий передаёт до 127 дополнительных байтов, которые временно хранятся во встроенном страничном буфере 24XX512 и будут записаны в память после того как ведущий передаст условие STOP. После приёма каждого слова семь младших битов адресного указателя внутренне инкрементируются на единицу. Если ведущий до генерации условия STOP передаст более 128 байтов, счётчик адреса перейдёт на начало и полученные ранее данные будут перезаписаны. Как и при операции записи байта, как только получено условие STOP, начнётся внутренний цикл записи (Рис. 6-2). При попытке произвести запись в матрицу при высоком уровне на выводе WP, устройство подтвердит команду, но цикла записи не произойдёт, никакие данные записаны не будут и устройство сразу же будет готово принять следующую команду.

Рис. 6-2. Страничная запись

6.3 Защита от записи

Вывод WP позволяет пользователю защитить весь массив памяти (0000-FFFF) от записи, когда вывод подсоединён к Vcc. Если он подсоединён к Vss или остаётся неподключенным, защита от записи отключена. Вывод WP опрашивается в бите STOP для каждой команды записи (Рис. 1-1). Переключение вывода WP после условия STOP не окажет влияния на выполнение цикла записи.

Примечание: Операция страничной записи ограничена записью байтов внутри одной физической страницы, независимо от числа фактически записанных байтов. Границы физической страницы начинаются с адресов, которые являются кратными размеру страничного буфера (размеру страницы), и заканчиваются в адресах, которые являются кратными [адрес страницы - 1]. Если команда страничной записи попытается произвести запись через границу физической страницы, то данные в результате перенесутся на начало текущей страницы и перезапишут предварительно сохранённые там данные, вместо того чтобы записаться на следующую страницу, как можно было бы ожидать. Именно поэтому прикладному программному обеспечению необходимо предотвращать операции страничной записи, которые могут попытаться пересечь границу страницы.


7.0 Опрос подтверждения

Поскольку устройство не подтверждает во время цикла записи, это можно использовать, чтобы определить, закончился ли цикл записи (это свойство может использоваться для максимизации пропускной способности шины). Как только условие STOP для команды записи было выдано ведущим, устройство инициирует внутренне синхронизируемый цикл записи. Опрос подтверждения (ACK) можно инициировать сразу же. Это заставляет ведущего посылать условие START следом за байтом управления для команды записи (=0). Если устройство до сих пор занято циклом записи, тогда подтверждение возвращено не будет. Если никакого подтверждения не возвращено, тогда бит START и управляющий байт нужно послать снова. Если цикл завершён, тогда устройство вернёт подтверждение, и ведущий сможет продолжить следующей командой чтения или записи. Блок-схема представлена на Рис. 7-1.

Рис. 7-1. Блок-схема опроса подтверждения


8.0 Операция чтения

Операция чтения инициируется таким же образом, как и операция записи, с той лишь разницей, что бит управляющего байта будет установлен в "1". Имеются три основных типа операции чтения: чтение текущего адреса, случайное чтение и последовательное чтение.

8.1 Чтение текущего адреса

24XX512 имеет счётчик адреса, который хранит адрес последнего слова, к которому осуществлялся доступ, внутренне инкрементируемый на 1. Поэтому, если предыдущий доступ на чтение осуществлялся по адресу n (n - любой действительный адрес), то следующая операция чтения текущего адреса обратилась бы к данным с адреса n + 1.

После получения управляющего байта с установленным в "1" битом 24XX512 выдаёт подтверждение и передаёт 8-битное слово данных. Ведущий не подтверждает передачу, а генерирует условие STOP и 24XX512 прекращает передачу (Рис. 8-1).

Рис. 8-1. Чтение текущего адреса

8.2 Случайное чтение

Операции случайного чтения позволяют ведущему осуществлять доступ к ячейке памяти случайным образом. Чтобы выполнить этот тип операции чтения, необходимо установить первое слово адреса. Это делается передачей слова адреса в 24XX512 как части операции записи (бит установлен в "0") . После того как слово адреса передано, ведущий вслед за подтверждением генерирует условие START. Это прерывает операцию записи, но не прежде, чем установится внутренний указатель адреса. Затем ведущий снова выдаёт управляющий байт, но теперь с битом , установленным в "1". После чего 24XX512 выдаст подтверждение и передаст 8-битное слово данных. Ведущий не подтверждает передачу, а генерирует условие STOP, которое заставляет 24XX512 прекратить передачу (Рис. 8-2). После команды случайного чтения внутренний счётчик адреса будет указывать на ячейку адреса, следующую за только что прочитанной.

Рис. 8-2. Случайное чтение

8.3 Последовательное чтение

Последовательно чтение инициируется таким же образом, как и случайное чтение за исключением того, что после того как 24XX512 передаст первый байт данных, ведущий выдаёт подтверждение в противоположность условию STOP, используемому при случайном чтении. Это подтверждение побуждает 24XX512 передать следующее последовательно адресованное 8-битное слово (Рис. 8-3). Следом за последним байтом, переданным ведущему, ведущий не генерирует подтверждение, а генерирует условие STOP. Для обеспечения последовательного чтения 24XX512 содержит внутренний указатель адреса, который инкрементируется на единицу по завершению каждой операции. Это адресный указатель позволяет последовательно считать содержимое всей памяти за одну операцию. Внутренний указатель адреса автоматически переместится с адреса FFFF на адрес 0000, если ведущий подтвердит байт, полученный с адреса массива FFFF.

Рис. 8-3. Последовательное чтение


9.0 Информация по корпусам

9.1 Маркировка корпусов


8-выводный PDIP (300-миллидюймовый)


Пример:


8-выводный SOIC (208-миллидюймовый)


Пример:


8-выводный DFN-S


Пример:


14-выводный TSSOP


Пример:


Обозначение:
XX…XИнформация, определяемая техническими требованиями заказчика*
YКод года (последняя цифра календарного года)
YYКод года (последние две цифры календарного года)
WWКод недели (неделя, соответствующая 1 Января обозначается как неделя '01')
NNNАлфавитно-цифровой код трассируемости
Обозначение отсутствия свинца JEDEC для матового олова (Sn)
*Этот корпус не содержит свинец. Указатель отсутствия свинца JEDEC ( ) можно найти на внешней упаковке для этого корпуса.
TДиапазон температур:
ПустоКоммерческий
IПромышленный
EРасширенный
Примечание: в случае, когда полная маркировка микросхемы Microchip не может быть помещена на одной строке, она переносится на следующую строку, таким образом ограничивая количество доступных символов для информации, определяемой техническими требованиями заказчика.

*Стандартная маркировка устройства состоит из номера микросхемы Microchip, кода года, кода недели и кода трассируемости. За дополнительную маркировку устройств накладываются определённые ценовые надбавки. Пожалуйста, свяжитесь с вашим офисом продаж Microchip.

8-выводный пластмассовый корпус с двухрядным расположением выводов - 300-милидюймовый PDIP


*контролируемый параметр
**важная характеристика

Примечания:

Измерения D и E1 не включают заусенцев и выступов после формования. Заусенцы и выступы после формования не должны превышать 0.010 '' (0.254 мм) на сторону.

Эквивалент JEDEC: MS-001.

Чертёж № C04-018.

8-выводный пластиковый малогабаритный корпус - средний, 208-милиметровый SOIC


*контролируемый параметр
**важная характеристика

Примечания:

Измерения D и E1 не включают заусенцев и выступов после формования. Заусенцы и выступы после формования не должны превышать 0.010 '' (0.254 мм) на сторону.

Чертёж № C04-056.

8-выводный пластмассовый двойной плоский безвыводный корпус (MF) с телом 6x5 мм (DFN-S)


Примечания:

JEDEC эквивалент: MO-220

Чертёж № С04-122

14-выводный пластмассовый тонкий с сжатыми маленькими выводами (ST) - 4.4 миллиметровый TSSOP


*контролируемый параметр
**важная характеристика

Примечания:

Измерения D и E1 не включают заусенцев и выступов после формования. Заусенцы и выступы после формования не должны превышать 0.005 '' (0.127 мм) на сторону.

JEDEC эквивалент: MO-153

Чертёж № C04-087


Приложение А. История исправлений

Редакция D. Исправление к разделу 1.0 "Электрические характеристики".

Редакция E. Исправление к разделу 1.0 "Температура окружающей среды". Исправление к разделу 6.2 "Страничная запись".

Редакция F. Добавлен E3 (без содержания свинца) к примерам маркировки. Обновления обозначений маркировки и оперативная поддержка.



© PIClist-RUS (piclist.ru), 2007 г.

PIClist RUS (piclist.ru) © 2008
все права сохранены. перепечатка статей и переводов с данного сайта запрещена.