PIClist RUS
микроконтроллеры PIC и интерфейсы
техническая документация
статьи и разработки на русском языке

Vinculum VNC1L / VNC1L-1A - хост-контроллер USB

« назад на главную страницу

Оригинал: Vinculum VNC1L - Embedded USB Host Controller I.C.

Скачать "Vinculum VNC1L-1A - интегральная схема со встроенным хост-контроллером USB" в формате PDF

Перевод с английского © PIClist-RUS (piclist.ru)



Vinculum VNC1L-1A - первый из семейства Vinculum - устройств со встроенной интегральной схемой хост-контроллера* USB от FTDI. Он не только способен обрабатывать интерфейс хоста USB и функции передачи данных, но и благодаря встроенному MCU и интегрированной Flash-памяти, Vinculum также может инкапсулировать классы устройств USB. При подключении запоминающих устройств большой ёмкости, таких как USB flash-накопители, Vinculum также прозрачно работает и с файловой структурой FAT, взаимодействуя через UART, параллельный FIFO или SPI интерфейс при помощи простого набора команд. Vinculum представляет собой новое рентабельное решение для реализации хоста USB в изделиях, у которых нет необходимых аппаратных ресурсов.

VNC1L-1A выпускается в компактном 48-выводном корпусе LQFP без содержания свинца (согласно директиве RoHS).

* host controller - ведущий контроллер.

1. Характеристики

1.1. Аппаратные характеристики

- Устройство со встроенной интегральной схемой USB-хоста/ведомого в одной микросхеме;

- Полная обработка протокола USB микросхемой;


- 8/32-разрядное ядро V-MCU;

- Использование парных DMA-контроллеров для аппаратного ускорения;

- Встроенный умножитель тактовой частоты с 12 МГц до 48 МГц;

- Интегрированная схема сброса по включению питания с дополнительным входом RESET#;

- Встроенная Flash память программ объёмом 64 Кбайт;

- Внутреннее статическое ОЗУ данных объёмом 4 Кбайт;

- Набор стандартных прошивок, поставляемых FTDI;

- Программирование или обновление прошивки с помощью USB flash-накопителя или через интерфейс UART;

- Прошивку легко обновить в полевых условиях;

- Вход PROG# для управления перепрограммированием;

- Два независимых порта USB-хоста/ведомого, поддерживающих спецификацию USB 2.0 для низкоскоростного и полноскоростного режимов*, с интегрированными подтягивающими резисторами;

- Четыре полностью настраиваемые шины ввода/вывода данных и управления;

- Режим интерфейса UART для ввода/вывода данных, программирования и интерфейса диспетчера команд;

- Режим интерфейса FIFO с 8-разрядной двунаправленной шиной данных и простым 4-проводным управлением связью (handshake) для ввода/вывода данных и интерфейса диспетчера команд;

- Режим ведомого интерфейса SPI для ввода/вывода данных и интерфейса диспетчера команд;

- До 28 выводов интерфейса GPIO для ввода/вывода данных и интерфейса диспетчера команд;

- Взаимодействие с микропроцессором (MCU) / ПЛУ (PLD) / ПЛИС (FPGA)** через интерфейс UART, FIFO или SPI;

- Унаследованный интерфейс PS/2 для клавиатуры и мыши;


- Поддержка перехода в режим ожидания и пробуждения из него;

- Поддержка конфигураций устройства с питанием от шины, самостоятельным питанием от отдельного источника и сильноточным питанием от шины USB;

- Работа от питания 3.3 В при 5 В-совместимых выводах;

- Низкое потребление при работе (25 мА) и в режиме ожидания (2 мА);

- Полное соответствие спецификации USB 2.0 - совместимость с USB-устройством хоста и ведомого с полноскоростным (12 Мбит/с) и низкоскоростным (1.5 Мбит/с) режимами USB.

- Диапазон рабочих температур от 0 °С до 70 °С;

- Доступен в компактном, не содержащем свинца 48-выводном корпусе LQFP (согласно RoHS);

- Доступен полный диапазон оценочных комплектов.

* Low-speed - низкоскоростной, full-speed - полноскоростной.

** MCU - microprocessor control unit - микропроцессорное устройство управления; ПЛУ - программируемое логическое устройство (PLD - programmable logic device); ПЛИС - программируемая логическая интегральная схема (FPGA - field programmable gate array - программируемая пользователем вентильная матрица).

1.2. Стандартные прошивки

VDIF - сопряжение ведомого USB-устройства и USB flash-накопителя с выбираемым в качестве порта диспетчера команд интерфейсом UART / FIFO / SPI, либо ведомым устройством USB;

VDAP - сопряжение ведомого USB-устройства FTDI и USB flash-накопителя с выбираемым в качестве порта диспетчера команд интерфейсом UART / FIFO / SPI;

VDFC - сопряжение USB flash-накопителя и USB flash-накопителя с интерфейсом GPIO в качестве порта диспетчера команд;

VMSC - сопряжение ведомого USB-устройства FTDI и USB flash-накопителя с выбираемым в качестве порта диспетчера команд интерфейсом UART / FIFO / SPI и с дополнительными командами воспроизведения звукозаписей.

1.3. Типичные применения

- Возможность добавления USB-хоста во встраиваемые изделия;

- Сопряжение USB flash-накопителя с MCU / PLD / FPGA;

- Интерфейс для передачи данных с одного USB flash-накопителя на другой USB flash-накопитель;

- Сопряжение цифровой камеры с USB flash-накопителем или другим ведомым USB-устройством;

- Сопряжение КПК c USB flash-накопителем или другим ведомым USB-устройством;

- Сопряжение MP3-плеера с USB flash-накопителем или другим ведомым USB-устройством;

- Сопряжение USB MP3-плеера с USB MP3-плеером;

- Сопряжение мобильного телефона с USB flash-накопителем или другим ведомым USB-устройством;

- Сопряжение устройства GPS с мобильным телефоном;

- Оснащение изделия интерфейсом с USB flash-накопителем или другим ведомым USB-устройством;

- Регистратор данных с интерфейсом для USB flash-накопителя или другого ведомого USB-устройства;

- Телевизионная приставка (Set Top Box) - интерфейс с устройством USB;

2. Блок-схема

2.1. Упрощённая блок-схема

Упрощённая блок-схема Vinculum VNC1L-1A

Рис. 1. Упрощённая блок-схема*

* Обозначения на схеме: INT - маскируемое прерывание, NMI - немаскируемое прерывание

2.2. Описание функциональных блоков

Приёмопередатчики 1 и 2 USB-хоста/ведомого - два USB-приёмопередатчика обеспечивают физический интерфейс с USB 1.1 либо полноскоростным USB 2.0 хостом или ведомым USB-устройством. Их выходные драйверы обеспечивают передачу сигналов с управлением скоростью нарастания входного напряжения до уровня 3.3 В, в то время как дифференциальный приёмник и два односторонних приёмника обеспечивают приём данных с шины USB. Оба приёмопередатчика имеют внутренние подтягивающие резисторы.

Блоки последовательного интерфейса (Serial Interface Engine - SIE) хоста / ведомого USB - обрабатывают преобразование физического уровня USB из параллельного в последовательный и наоборот, включая битстаффинг и дестаффинг (битовое наполнение и удаление наполняющего бита), генерацию и проверку CRC, генерацию кадра USB и проверку ошибок.

Генератор тактовой частоты 12 МГц - генерирует от внешнего кварцевого резонатора номиналом 12 МГц входную опорную частоту для PLL (Phased-Locked Loop - схема фазовой автоподстройки частоты) умножителя тактового генератора.

PLL умножителя тактового генератора - получает на входе от ячейки генератора 12 МГц и генерирует опорные тактовые сигналы с частотами 24 МГц и 48 МГц, которые используются блоками USB SIE, ядром MCU, системным таймером и блоком предделителя UART.

Логика программирования и тестирования - этот блок отвечает за перепрограммирование встроенной Flash-памяти. Когда вывод PROG# притянут к низкому уровню и устройство находится в состоянии сброса, встроенная Flash память игнорируется внутренним аппаратным загрузчиком (BootStrap Loader ROM), которое содержит код, позволяющий перепрограммировать память Flash с помощью команд, передаваемых через UART. FTDI предлагает программную утилиту, которая позволяет перепрограммировать VNC1L с помощью этого метода. Вывод TEST используется изготовителем для тестирования различных внутренних блоков, и в обычных условиях должен быть притянут к земле (GND).

Контроллеры DMA 1 и 2 - пара DMA-контроллеров в VNC1L значительно увеличивают производительность, позволяя контроллерам USB SIE, UART, FIFO и SPI передавать данные между собой через SRAM данных с минимальной нагрузкой на MCU.

SRAM данных - этот блок размером 4К x 8 бит действует как память данных (или переменных) для MCU Vinculum, хотя он может быть также доступен для MCU через парные DMA-контроллеры.

Математический сопроцессор (Numeric CoProcessor - NPU) - большинство операций MCU Vinculum 8-разрядные, однако имеется несколько подпрограмм, таких как обработка таблиц FAT диска, которые используют 32-разрядную арифметику. Чтобы ускорить эти операции, у MCU есть специально предназначенный для этого блок 32-разрядного сопроцессора.

Предделитель UART - этот блок обеспечивает синхронизацию приёма/передачи для блока UART. Варьируя значения предделителя, можно задать скорость передачи UART в диапазоне от 300 бод до 1 Мбод.

Системный таймер - обеспечивает регулярное прерывание для MCU Vinculum, как правило, с интервалами в 1 мс. Оно используется MCU для обеспечения тайм-аутов и других функций синхронизации.

Ядро MCU Vinculum - "сердце" VNC1L - это ядро VMCU, основанное на 8-разрядной архитектуре встроенного MCU (EMCU), запатентованной FTDI. VMCU имеет гарвардскую архитектуру, то есть разделённое пространство кода и данных, и поддерживает 64 Кбайт программного кода, 64 КБайт (разделённого на страницы) пространства данных и 256 байт пространства ввода/вывода. Оно использует технологию "улучшенного CISC" - в большинстве случаев команды VMCU заменили бы несколько строк кода в традиционных CISC или RISC процессорах, достигая производительности, подобную RISC, в CISC-архитектуре, с преимуществом над обоими в отличном уменьшении программного кода.

E-Flash ПЗУ программ - VNC1L имеет 64 Кбайта встроенной Flash-памяти (E-Flash). Для программирования встроенной E-Flash не нужно никаких специальных напряжений программирования, поскольку они обеспечиваются внутри самого кристалла. Основные способы программирования E-Flash (оба под управлением MCU) ? через UART, подтягивая вывод PROG# к низкому уровню и сбрасывая устройство, либо с помощью USB flash-накопителя.

ПЗУ программы начальной загрузки - это небольшой блок аппаратно записанного ПЗУ (512 X 8 битов), которое игнорирует основную память E-Flash, когда вывод PROG# притянут к низкому уровню. Это обеспечивает средства программирования всей памяти E-Flash через интерфейс UART.

Логика UART и FIFO - они обеспечивают дополнительный последовательный и параллельный интерфейсы с VNC1L, эквивалентные интерфейсам на изделиях с преобразователями UART/FIFO в USB (FT232 и FT245 от FTDI).

Блоки GPIO - выводы универсального интерфейса ввода/вывода. См. таблицы, приведённые ниже, чтобы определить, которые из них доступны для каждой отдельной конфигурации.

3. Расположение и назначение выводов устройства

3.1 Расположение выводов для 48-выводного LQFP

Расположение выводов для 48-выводного LQFP

Рис. 2. Расположение выводов для 48-выводного LQFP

Назначение выводов Vinculum VNC1L-1A

Рис. 3. Назначение выводов Vinculum VNC1L-1A

Таблица 1. Описание выводов Vinculum VNC1L-1A

№ выводаНазваниеТипОписание
Группа выводов интерфейса USB
25USB1DPВход/выходПорт 1 USB-хоста/ведомого - Плюс сигнала данных USB со встроенным подтягивающим резистором
26USB1DMВход/выходПорт 1 USB-хоста/ведомого - Минус сигнала данных USB со встроенным подтягивающим резистором
28USB2DPВход/выходПорт 2 USB-хоста/ведомого - Плюс сигнала данных USB со встроенным подтягивающим резистором
29USB2DMВход/выходПорт 2 USB-хоста/ведомого - Минус сигнала данных USB со встроенным подтягивающим резистором
Группа выводов питания
1, 24, 27, 39GNDПитаниеВыводы для подключения устройства к земле
2VCCПитаниеПитание 3.3 В для ядра устройства
3AVCCПитаниеПитание +3.3 В для умножителя внутреннего тактового генератора. Этот вывод требует фильтрующего конденсатора номиналом 100 нФ.
6AGNDПитаниеВывод подключения устройства к аналоговой земле для умножителя внутреннего тактового генератора.
17, 30, 40VCCIOПитаниеПитание +3.3 В для интерфейсных выводов ADBUS, ACBUS, BDBUS и BCBUS (11...16, 18...23, 31...38, 41...48)
Группа сигналов различного назначения
4XTINВходВход для генератора 12 МГц. Подключите кварцевый резонатор 12 МГц с соответствующим обвязывающими конденсаторами к земле через выводы 4 и 5. Эти выводы также могут управляться внешним тактовым сигналом 12 МГц. Имейте ввиду, что порог переключения этого вывода составляет VCC/2, так что при управлении от внешнего источника, источник должен управляться от 5 В уровня КМОП, либо импульсного источника, подключенного к напряжению VCC/2.
5XTOUTВыходВыход от ячейки генератора 12 МГц. Подключите кварцевый резонатор 12 МГц через выводы 4 и 5 с соответствующим обвязывающими конденсаторами к земле. XTOUT прекращает выдачу тактовых сигналов во время останова USB, так что будьте внимательны при использовании этого сигнала для тактирования внешней логики.
7PLLFLTRВходВход для схемы внешнего фильтра PLL . На этот выход должна монтироваться схема RC-фильтра.
8TESTВходПереводит устройство в режим тестирования интегральной схемы. Для нормальной работы должен быть подключен к земле.
9RESET#ВходМожет использоваться внешним устройством для сброса VNC1L. Этот вывод можно использовать в комбинации с выводом PROG# и интерфейсом UART для программирования прошивки в VNC1L. Если он не нужен - подтяните его к VCC через резистор номиналом 10 КОм.*
10PROG#ВходЭтот вывод используется в комбинации с выводом RESET# и интерфейсом UART для программирования прошивки в VNC1L.
Линии шины данных и управления
 Режим интерфейса
 UARTПараллельный FIFOВедомый SPIПорт ввода/вывода
11BDBUS0Вход/выход5 В совместимая двунаправленная шина данных/управления, BD бит 0PortBD0
12BDBUS1Вход/выход5 В совместимая двунаправленная шина данных/управления, BD бит 1PortBD1
13BDBUS2Вход/выход5 В совместимая двунаправленная шина данных/управления, BD бит 2PortBD2
14BDBUS3Вход/выход5 В совместимая двунаправленная шина данных/управления, BD бит 3PortBD3
15BDBUS4Вход/выход5 В совместимая двунаправленная шина данных/управления, BD бит 4PortBD4
16BDBUS5Вход/выход5 В совместимая двунаправленная шина данных/управления, BD бит 5PortBD5
18BDBUS6Вход/выход5 В совместимая двунаправленная шина данных/управления, BD бит 6PortBD6
19BDBUS7Вход/выход5 В совместимая двунаправленная шина данных/управления, BD бит 7PortBD7
20BCBUS0Вход/выход5 В совместимая двунаправленная шина данных/управления, BC бит 0PS2Clk1**PS2Clk1**PS2Clk1**PortBC0
21BCBUS1Вход/выход5 В совместимая двунаправленная шина данных/управления, BC бит 1PS2Data1**PS2Data1**PS2Data1**PortBC1
22BCBUS2Вход/выход5 В совместимая двунаправленная шина данных/управления, BC бит 2PS2Clk2**PS2Clk2**PS2Clk2**PortBC2
23BCBUS3Вход/выход5 В совместимая двунаправленная шина данных/управления, BC бит 3PS2Data2**PS2Data2**PS2Data2**PortBC3
31ADBUS0Вход/выход5 В совместимая двунаправленная шина данных/управления, AD бит 0TXDD0SCLKPortAD0
32ADBUS1Вход/выход5 В совместимая двунаправленная шина данных/управления, AD бит 1RXDD1SDIPortAD1
33ADBUS2Вход/выход5 В совместимая двунаправленная шина данных/управления, AD бит 2RTS#D2SDOPortAD2
34ADBUS3Вход/выход5 В совместимая двунаправленная шина данных/управления, AD бит 3CTS#D3CSPortAD3
35ADBUS4Вход/выход5 В совместимая двунаправленная шина данных/управления, AD бит 4DTR#D4PortAD4
36ADBUS5Вход/выход5 В совместимая двунаправленная шина данных/управления, AD бит 5DSR#D5PortAD5
37ADBUS6Вход/выход5 В совместимая двунаправленная шина данных/управления, AD бит 6DCD#D6PortAD6
38ADBUS7Вход/выход5 В совместимая двунаправленная шина данных/управления, AD бит 7RI#D7PortAD7
41ACBUS0Вход/выход5 В совместимая двунаправленная шина данных/управления, AC бит 0TXDEN#RXF#PortAC0
42ACBUS1Вход/выход5 В совместимая двунаправленная шина данных/управления, AC бит 1TXE#PortAC1
43ACBUS2Вход/выход5 В совместимая двунаправленная шина данных/управления, AC бит 2RD#PortAC2
44ACBUS3Вход/выход5 В совместимая двунаправленная шина данных/управления, AC бит 3WR#PortAC3
45ACBUS4Вход/выход5 В совместимая двунаправленная шина данных/управления, AC бит 4PortAC4
46ACBUS5Вход/выход5 В совместимая двунаправленная шина данных/управления, AC бит 5PortAC5
47ACBUS6Вход/выход5 В совместимая двунаправленная шина данных/управления, AC бит 6PortAC6
48ACBUS7Вход/выход5 В совместимая двунаправленная шина данных/управления, AC бит 7.Чтобы использовать кварцевый резонатор с частотой 12 МГц с VNC1L, на этот вывод необходимо подключить подтягивающий к земле резистор номиналом 47 КОм. Иначе, подключение на этот вывод подтягивающего к плюсу резистора номиналом 47 КОм выключит умножитель внутреннего тактового генератора, позволяя устройству тактироваться от внешнего тактового сигнала 48 МГц, подаваемого на вывод XTIN.PortAC7

* Эти выводы притянуты к VCC через внутренний резистор номиналом 200 КОм.

** Порты PS/2 доступны, если включен интерфейс UART, FIFO или SPI

3.2. Описание сигналов интерфейса UART

Таблица 2. Выводы шины данных и управления для режима интерфейса UART

№ выводаНазваниеТипОписание
31TXDВыходВыход передаваемых асинхронных данных
32RXDВходВход принимаемых асинхронных данных
33RTS#ВыходВход управления запросом передачи / сигнал управления установлением связи
34CTS#ВходВход готовности к приёму / сигнал управления установлением связи
35DTR#ВыходВыход управления готовности терминала к передаче данных / сигнал управления установлением связи
36DSR#ВходВход управления готовностью устройства сопряжения (Data Set Ready) / сигнал управления установлением связи
37DCD#ВходВход управления детектированием данных и несущей
38RI#ВходВход управления индикатором звонка. Когда в EEPROM включена возможность удалённого пробуждения, подача на RI# низкого уровня может использоваться для вывода хост-контроллера USB компьютера из режима ожидания.
41TXDENВыходРазрешение передачи данных - для проектов с RS485

3.3. Описание выводов и временные диаграммы параллельного FIFO-интерфейса

Таблица 3. Выводы шины данных и управления для режима параллельного FIFO-интерфейса

№ выводаНазваниеТипОписание
31D0Вход/выходБит 0 шины данных FIFO
32D1Вход/выходБит 1 шины данных FIFO
33D2Вход/выходБит 2 шины данных FIFO
34D3Вход/выходБит 3 шины данных FIFO
35D4Вход/выходБит 4 шины данных FIFO
36D5Вход/выходБит 5 шины данных FIFO
37D6Вход/выходБит 6 шины данных FIFO
38D7Вход/выходБит 7 шины данных FIFO
41RXF#ВыходЕсли на этой линии высокий уровень, не читайте данные из FIFO. Если низкий уровень, данные в FIFO доступны и могут быть считаны подачей на RD# строба с низким уровнем, а затем снова с высоким.
42TXE#ВыходЕсли на этой линии высокий уровень, не записывайте данные в FIFO. Если низкий уровень, в FIFO можно записать данные подачей на WR строба с низким уровнем, а затем снова с высоким.
43RD#ВходКогда подан низкий уровень, разрешает выдачу текущего байта данных FIFO на D0...D7. Когда RD# переходит с высокого на низкий, из приёмного буфера FIFO выбирается очередной байт данных (если доступен).
44WRВходКогда WR переходит с высокого уровня на низкий, в передающий FIFO-буфер записывает байт данных с выводов D0...D7.

Цикл чтения FIFO

Рис. 4. Цикл чтения FIFO

Таблица 4. Временные интервалы цикла чтения FIFO

Временной интервалОписаниеМин.Макс.Единицы измерения
T1Ширина импульса активного уровня на RD#50-нс
T2Время между активными импульсами на линии RD#50 + T6-нс
T3Время от установки на RD# активного уровня до выставления достоверных данных на линии D[0...7]*2050нс
T4Время удержания достоверных данных на линиях D[0...7] после установки на линии RD# неактивного уровня*0-нс
T5Время от перехода RD# в неактивное состояние до установки (перехода в неактивное состояние) RXF#025нс
T6Время удержания на линии RXF# неактивного состояния после цикла RD#80-нс

* При нагрузке 30 пФ

Цикл записи FIFO

Рис. 5. Цикл записи FIFO

Таблица 5. Временные интервалы цикла записи FIFO

Временной интервалОписаниеМин.Макс.Единицы измерения
T7Ширина импульса активного уровня на WR50-нс
T8Время между импульсами активного уровня на линии WR50-нс
T9Время установки данных до перехода WR в неактивное состояние20-нс
T10Время удержания данных после перехода WR в неактивное состояние0-нс
T11Время от перехода WR в неактивное состояние до установки (перехода в неактивное состояние) TXE#525нс
T12Время неактивного состояния TXE# после цикла WR80-нс

3.4. Описание сигналов и временные диаграммы интерфейса SPI

Таблица 6. Выводы шины данных и управления для режима интерфейса SPI

№ выводаНазваниеТипОписание
31SCLKВходВход тактовых сигналов SPI, максимум 12 МГц
32SDIВходВход последовательных данных SPI
33SDOВыходВыход последовательных данных SPI
34CSВходВход выбора микросхемы SPI

Цикл чтения данных ведомого SPI

Рис. 6. Цикл чтения данных ведомого SPI

После Старта на выводе CS должен удерживаться высокий уровень в течение всего цикла чтения, и должен установиться низкий уровень хотя бы на время одного тактового периода после того, как чтение завершено. Первый бит на входе данных SPI (SDI) - бит R/W - выдача "1" в этот момент разрешает чтение данных из микросхемы. Следующий бит - бит адреса, ADD, который используется для указания, откуда будет осуществляться чтение - их регистра данных (ADD = 0) или из регистра состояния (ADD = 1). В течение цикла чтения SPI байт данных начнёт побитно выдвигаться на линию SDO на следующем тактовом цикле после адресного бита, начиная со старшего бита. После того как данные выдвинуты из микросхемы, необходимо проверить состояние SDO, чтобы убедиться, что читаемые данные - новые. Здесь уровень "0" на SDO означает, что читаемые данные - новые. "1" означает, что читаемые данные - старые, и нужно повторить цикл чтения, чтобы получить новые данные. Помните, что на выводе CS должен удерживаться низкий уровень хотя бы в течение одного тактового периода, перед тем как снова установиться в высокий уровень для выполнения следующего цикла чтения или записи.

Цикл записи данных ведомого SPI

Рис. 7. Цикл записи данных ведомого SPI

После старта на выводе CS должен удерживаться высокий уровень в течение всего цикла записи, и затем должен установиться низкий уровень хотя бы на один тактовый период после того, как запись завершена. Первый бит на линии SDI - это бит R/W - передача здесь "0" позволяет запись данных в микросхему. Следующий бит - это бит адреса (ADD), который используется для указания, куда записываются данные - в регистр данных ("0") или в регистр состояния ("1"). В течение цикла записи SPI байт данных можно выдавать на SDI на следующем тактовом цикле после бита адреса, начиная со старшего бита. После того как данные были побитно выдвинуты в микросхему, необходимо проверить состояние SDO, чтобы убедиться, что переданные данные приняты. Уровень "0" на SDO означает, что записываемые данные приняты. Уровень "1" указывает, что внутренний буфер полон, и запись необходимо повторить. Помните, что вывод CS должен оставаться в состоянии низкого уровня хотя бы в течение одного тактового периода перед тем, как перейти в высокое состояние снова для выполнения следующего цикла чтения или записи.

Временные диаграммы данных ведомого SPI

Рис. 8. Временные диаграммы данных ведомого SPI

Таблица 7. Временные интервалы данных ведомого SPI

Временной интервалОписаниеМин.Тип.Макс.Единица измерения
T1Период SPICLK83--нс
T2Длительность высокого уровня SPICLK20--нс
T3Длительность низкого уровня SPICLK20--нс
T4Время установки входа10--нс
T5Время удержания входа10--нс
T6Время удержания выхода2--нс
T7Время достоверности выхода--20нс

Таблица 8. Регистр состояния (ADD = "1")

БитОписание
0RXF#
1TXE#
2-
3-
4RXF IRQEn
5TXE IRQEn
6-
7-

3.5. Интерфейс PS/2 для клавиатуры и мыши

Таблица 9. Выводы шины данных и управления для режима интерфейса клавиатуры и мыши PS/2

Номер выводаНазваниеТипОписание
20PS2Clk1Вход/выходТактовый сигнал 1 интерфейса PS/2 для клавиатуры и мыши
21PS2Data1Вход/выходСигнал данных 1 интерфейса PS/2 для клавиатуры и мыши
22PS2Clk2Вход/выходТактовый сигнал 2 интерфейса PS/2 для клавиатуры и мыши
23PS2Data2Вход/выходСигнал данных 2 интерфейса PS/2 для клавиатуры и мыши

4. Параметры корпуса

4.1. Размеры корпуса LQFP-48

В стандартном варианте VNC1L поставляется в 48-выводном корпусе LQFP.

Размеры корпуса LQFP-48

Рис. 9. Размеры корпуса LQFP-48

VNC1L поставляется в совместимом с RoHS 48-выводном корпусе LQFP. Корпус не содержит свинца (Pb-free) и использует "экологически чистый" состав. Корпус полностью совместим с директивой Европейского Союза 2002/95/EC.

Размер тела корпуса 7.00 x 7.00 мм (9.00 x 9.00 мм вместе с выводами). Выводы располагаются с шагом 0.5 мм. Сборочный чертёж, приведённый выше, показывает корпус LQFP-48 - все размеры даны в миллиметрах.

Формат кода даты имеет вид YYWW, где WW - две цифры номера недели, YY - две цифры номера года.

В качестве альтернативы также доступен безвыводный корпус QFN размером 6 x 6 мм для проектов, где критичны размеры печатной платы (по вопросам поставок свяжитесь с FTDI).

4.2. Температурный режим пайки

VNC1L поставляется в не содержащем свинца 48-выводном корпусе LQFP. Рекомендуемый температурный режим пайки показан ниже.

Температурный режим пайки для Vinculum VNC1L-1A

Рис. 10. Температурный режим пайки для Vinculum VNC1L-1A

Рекомендуемые значения для температурного режима пайки даны в Таблице 10. Ниже приведены значения и для процесса пайки полностью без содержания свинца (т.е. VNC1L используется с припоем без содержания свинца), и для процесса пайки с содержанием свинца (т.е. VNC1L используется с припоем с содержанием свинца).

Таблица 10. Значения параметров температурного режима пайки

Характеристики температурного режимаПроцесс пайки без содержания свинцаПроцесс пайки с содержанием свинца
Средняя скорость возрастания температуры от TS до TPМаксимум 3°C в секундуМаксимум 3°C в секунду
Предварительный нагрев:
- Минимальная температура (TS Min.)
- Максимальная температура (TS Max.)
- Время (от tS Min. до tS Max.)

150°C
200°C
от 60 до 180 секунд

100°C
150°C
от 60 до 120 секунд
Время поддержания температуры выше критической TL:
- Температура (TL)
- Время (tL)

217°C
от 60 до 150 секунд

183°C
от 60 до 150 секунд
Пиковая температура (TP)260°C240°C
Время в пребывания пределах 5°C ниже фактической пиковой температуры (tP)от 20 до 40 секундот 10 до 30 секунд
Скорость снижения температуры (остывания)Максимум 6°C в секундуМаксимум 6°C в секунду.
Время нагрева от T = 25°C до пиковой температуры, TPМаксимум 8 минутМаксимум 6 минут

5. Характеристики и паспортные данные устройства

5.1. Абсолютные максимальные значения (паспортные данные)

Ниже приведены абсолютные максимальные значения для устройств VNC1L. Они согласованы с системой абсолютных максимальных значений (IEC 60134). Выход за пределы этих значений может повлечь неустранимое повреждение устройства.

Таблица 11. Абсолютные максимальные значения

ПараметрЗначениеЕдиница измерения
Температура храненияот -65°C до 150°C°C
Время нахождения без упаковки в производственной среде (при температуре 30°C и относительной влажности воздуха 60%)168 часов(совместимо с IPC/JEDEC J-STD-033A MSL Уровень 3)*Час
Температура окружающей среды (при подключенном питании)от 0°C до 70°C°C
Напряжение питания Vccот 0 до 3.6В
Уровень входного постоянного напряжения - USBDP и USBDMот -0.5 до + (Vcc + 0.5)В
Уровень входного постоянного напряжения - двунаправленные линии в состоянии высокого импедансаот -0.5 до +5.00В
Уровень входного постоянного напряжения - все остальные входыот -0.5 до + (Vcc + 0.5)В
Уровень выходного постоянного тока - Выходы8мА
Уровень выходного постоянного тока - Двунаправленные линии в состоянии низкого импеданса8мА
Рассеяние мощности (Vcc = 3.6 В)250мВт

*Если устройства хранятся без заводской упаковки дольше этого времени, перед использованием их необходимо прогреть. Устройство необходимо постепенно разогреть до температуры 125 °C и прогревать до 17 часов.

5.2. Статические характеристики

Здесь приведены статические характеристики для температуры окружающей среды от 0 °C до +70 °C.

Таблица 12. Рабочие напряжение и ток

ПараметрОписаниеМин.Тип.Макс.Единицы измеренияУсловия
VСС1Рабочее напряжение питания VCC3.03.33.6В
VСС2Рабочее напряжение питания VCCIO3.03.33.6В
IСС1Рабочий ток питания-25-мАНормальный режим работы
IСС2Рабочий ток питания1-2мАРежим останова USB

Таблица 13. Характеристики выводов входа/выхода UART и CBUS

ПараметрОписаниеМин.Тип.Макс.Единицы измеренияУсловия
VohВыходное напряжение высокого уровняVcc-0.4ВI источника = 8 мА
VolВыходное напряжение низкого уровня0.4ВI стока = 8 мА
VinПорог переключения входа0.81.42.0В 

Таблица 14. Характеристики выводов RESET# и PROG#

ПараметрОписаниеМин.Тип.Макс.Единицы измеренияУсловия
VinПорог переключения входа0.81.42.0В 

Таблица 15. Характеристики выводов входа/выхода USB (USBDP, USBDM)

ПараметрОписаниеМин.Тип.Макс.Единицы измеренияУсловия
UVohСтатический уровень выводов ввода-вывода (высокий уровень)2.83.6В 
UVolСтатический уровень выводов ввода-вывода (низкий уровень)00.3В 
UVseПорог однопроводного Rx0.82.0В 
UComДифференциальный синфазный сигнал0.82.5В 
UVDifВосприимчивость дифференциального входа0.2В 
UDrvZПолное сопротивление выхода драйвера2844Ом***

***Полное сопротивление выхода драйвера включает внешние последовательные резисторы USB на выводах USBDP и USBDM.

Таблица 16. Характеристики выводов XTIN, XTOUT

ПараметрОписаниеМин.Тип.Макс.Единицы измеренияУсловия
VohВыходное напряжение высокого уровня0.6ВFosc = 12 МГц
VolВыходное напряжение низкого уровня0.2ВFosc = 12 МГц
VinПорог переключения входа0.4В 

6. Конфигурации устройства

6.1. Пример схемы с VNC1L (MCU - интерфейс UART)

Пример схемы с Vinculum VNC1L-1A (MCU - интерфейс UART)



© PIClist-RUS (piclist.ru), 2007 г.

PIClist RUS (piclist.ru) © 2008
все права сохранены. перепечатка статей и переводов с данного сайта запрещена.